Caracterização da arquitetura MIPS e da arquitetura de Von Neumann:
A
arquitetura de Von Neumann é um tipo de arquitetura de computador que é
conceituada por possibilitar que uma máquina digital armazene os seus programas
no mesmo espaço de memória que os dados estarão, deste modo podendo manipular
certos programas.
Esta
arquitetura é constituída por três sistemas principais: a CPU, a memória
principal e o sistema de entrada/saída.
A
CPU que é caracterizada por executar os programas estão na memória principal,
buscando, examinando e executando as instruções em sequência. A CPU é composta
por um UC, que funciona buscando e definindo o tipo de instrução, a ULA, que
efetua as operações aritméticas (portas lógicas), os registradores, sendo
memórias de armazenamento de resultados temporários, e por fim, um PC, que
indica qual será a próxima instrução que a CPU irá executar.
A
arquitetura MIPS é caracterizada por
se basear em registrador, utilizando somente os registradores para realizar as
operações lógicas e também, aritméticas.
As
instruções são compostas por um conjunto de 32 registradores que realizam as
operações necessárias. Sendo, que alguns destes não são utilizados por
programação, mas sim para armazenamento de certas informações úteis.
Compreensão sobre processador monociclo, multiciclo e pipeline:
Os
processadores por Monociclo são
conceituados por funcionarem em somente um clock, que por sinal, é tão grande
que guarda todas as instruções que devem ser consideradas. Assim, a instrução começa a ser executada em uma transição
ativa do clock e se completa na próxima transição que o sinal de clock esta ativo.
Portanto, todas as instruções irão utilizar o mesmo tempo para serem
executadas, e este tempo vai ser equivalente ao tempo que foi gasto na execução
da instrução que mais demorou, sendo assim, obrigatoriamente igual ao ciclo do
clock.
Já
os processadores Multiciclo gastam um período do clock para cada passo de execução.
O multiciclo permite que uma unidade seja utilizada mais de uma vez por
instrução, uma vez que ela está sendo usada em ciclos diferentes do clock. Isto
pode auxiliar na reduzução da quantidade de hardware necessário à
implementação. Ou seja, uma vantagem da implementação do multiciclo é a possibilidade de fazer com
que instruções sejam executadas em quantidades diferentes de períodos do clock,
capacitando de compartilhar unidades funcionais dentro do espaço de tempo
necessário à execução de uma única instrução.
O
processador Pipeline é uma técnica
que consiste em fazer a divisão do processador em vários estágios diferentes. Assim
que uma instrução é carregada, ela deve passar pelo primeiro estágio, que
executa durante apenas um ciclo de clock, seguindo para o segundo estágio. A
instrução segue sendo processada sucessivamente pelo segundo, terceiro, quarto
e quinto estágios do processador. Esta técnica conta com a grande vantagem de
que o estágio não vai ficar esperando a instrução passar por todos os estágios
para assim caregar a próxima, assim, a nova instrução vai carregar assim que
executa no primeiro estágio, após o primeiro pulso do clock.
Imagem: Funcionamento do pipeline.
Referências:
<http://roboliv.re/uploads/documentos/arquiteturas-de-computadores/vonNeumann-2011-08-08_1_1343264233.pdf>
<https://oacsi.wordpress.com/2010/04/02/arquitetura-mips/>
<http://www2.ic.uff.br/~bazilio/cursos/arqcomp/cpu-multiciclo.pdf>
<https://www.hardware.com.br/termos/pipeline>
Nenhum comentário:
Postar um comentário